微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助占空比为50%的奇数分频

求助占空比为50%的奇数分频

时间:10-02 整理:3721RD 点击:
在此请教一个奇数分频的设计,不考虑占空比的奇数分频很好实现,50%的占空比也很好实现,网上代码一抓一大把。我一直学习的50%占空比的奇数分频,是采用了被分频时钟的上升沿和下降沿来触发,但是今天才发现,用nLint检查代码时,会出现error,原因就是使用了clk的双沿来触发。在此请教高手,如果要实现50%的点空比的奇数分频,且不能出现双沿触发,怎么实现?求指点。

一个always用上升沿,一个下降沿
输出求或

刚注册个号,新手上路,多看多回复。
楼上+1
用上升沿和下降沿分别计数到(N-1)/2,再计数到N-1。从中得到两个波形,把它们求或就能得到奇数N分频了

必须使用双沿才能实现,且源时钟的占空比也要是50%

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top