微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问如何在candence里面输出verilog网表?

请问如何在candence里面输出verilog网表?

时间:10-02 整理:3721RD 点击:
如题。想用cadence里面的verilog-xl仿真。但是提示无效的可执行verilog文件,不知道怎么回事。主要是对这个软件不熟悉。想输出网表调入到modlesim中。不知道有什么方法呢?

应该是verilog-xl的命令没用对。
初次接触用nclaunch命令吧。nclaunch是图形界面的。
命令的形式可以用irun tb.v dut.v,默认参数。
另外,这个verilog-xl是不能输出网表的,只能仿真。综合是用cadence的RTL Complier。



    哥们,介不介意教教我。我的QQ117061272

在安装目录下有帮助文档/asic/INCISIV/doc/nclaunch/nclaunch.pdf
或者论坛里找找帖子
公司里没法上QQ,抱歉



   你好,我遇到了同样的问题,请问您解决了吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top