微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教大家一个关于questasim仿真system verilog interface的问题

请教大家一个关于questasim仿真system verilog interface的问题

时间:10-02 整理:3721RD 点击:
请问一下window下questasim怎样仿真interface?
为何我仿真时被报错,提示我例化的interface是unknown type?

我是在一个单独的.sv中写的interface,然后在仿真文件中include进来的。使用vivado编译时没有问题,但是使用questasim仿真时虽然也提示
compiling interface xxxx,但是会报错,提示我使用这个interface进行例化时是unknown type。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top