微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:synplify综合的edf格式网表,导入ISE后进行综合失败

求助:synplify综合的edf格式网表,导入ISE后进行综合失败

时间:10-02 整理:3721RD 点击:
用synplify综合一个纯rtl设计(名字姑且为counter), 将综合后的edf(或edn)格式网表,
添加到新建的ISE工程中进行调用,综合失败:显示信息是找不到counter这个设计。
请问如何解决? 谢谢!

看有没有generic参数。如果有,synplify综合后,会改变设计的名字。

或者搜索一下设计,看看综合后的名字。不过可以肯定的是,设计名字被synplify改了。

借问一下,我synplify pro综合生成的文件里只有一个edn文件,跟edif是一个东西么?

1.是一样的,只是后缀不同而已
2.建一个black box的空wrapper文件加到工程中

不錯的資料  謝謝分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top