微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教UVM验证出现的warning

请教UVM验证出现的warning

时间:10-02 整理:3721RD 点击:
我定义了一组interface,然后在simulation的时候,报出了下面的warning,请教大家这是什么情况?

code:
interface sram_if (input clk);
    parameter setup_time = 1;
    parameter hold_time = 1;

wire                           ceb   ; // chip select; active low
wire                           web   ; // write enable; active low
wire [8:0]                     addr  ; // write/read address
wire [191:0]                   wdata ; // write data to SRAM
wire [191:0]                   rdata ; // read data from SRAM
    clocking mst_cb @(posedge clk);
        default input #setup_time output #hold_time;
output                          addr;
output                          ceb;
output                          web;
output                          wdata;
input                           rdata;
    endclocking : mst_cb
    clocking slv_cb @(posedge clk);
        default input #setup_time output #hold_time;
input                           addr;
input                           ceb;
input                           web;
input                           wdata;
output                          rdata;
    endclocking : slv_cb
    clocking mon_cb @(posedge clk);
        default input #setup_time output #hold_time;
input                           addr;
input                           ceb;
input                           web;
input                           wdata;
input                           rdata;
    endclocking : mon_cb
    modport mst (clocking mst_cb);
    modport slv (clocking slv_cb);
    modport mon (clocking mon_cb);
endinterface : sram_if

slimulation log:
top.u_sram_if.mst_cb unknown scope type 650
top.u_sram_if.slv_cb unknown scope type 650
top.u_sram_if.mon_cb unknown scope type 650

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top