vivado的（含有AXI协议端口）IP核连接非AXI协议端口的ILA，功能不正常

时间：10-02 整理：3721RD 点击：

详述：我的工程中有许多模块包含了AXI Lite和AXI Stream端口的模块，我之前是自己手动添加了 Native类型的ILA核，手动设置了包含的probe数和位数，并做了连接。结果一直功能不能实现。后来经过修改，我把所有的ILA核修改为和端口对应的AXI形式，结果功能立马正常了。求问各路大神原因

上一篇：关于由网表展开设计求大神指点！！
下一篇：请教UVM验证出现的warning

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器