微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ncverilog问题

ncverilog问题

时间:10-02 整理:3721RD 点击:
我用IUS82做NCverilog仿真,启动图形界面,然后set design directory。弄好之后,就compile我的.v文件,我的XXX.v文件都不是放到同一个文件夹里面的。而且我的testbench.v是有 'include "XXX.v" 语句。
然后出现了这个错误,ncvlog:~/work/testbench.v ,34(18):cannot open include file 'XXX.v' 。但是我已经单独compile这个XXX.v文件了,为什么会说找不到?
            是要设定搜索路径?
            求大侠帮忙。感激不尽

include 中的xxx.v 是绝对路径么?



    有区别吗?求解答,谢谢了

include默认到work目录下去找的,除非你增加了参考目录。
增加参考目录是一个办法,ncverilog -help看看是那个命令,好像是+incdir?忘记了
用绝对路径是一个办法
用相对work的路径也是一个办法

路径问题



    我已经解决这个问题了,就是在hdl.var文件加上一句+incdir+《includepath》就OK了。
现在主要的问题是用simulator来跑仿真时候,由于我的testbench.v存在着
               parameter UTMSTIM = "utmstim.txt";
               parameter UTMSTIM = "utmstim.log";
               这样的定义文件,所以我在ncsim >run  将会报错:
            open failed on file "tests/utmstim.txt".no such file or directory
            open failed on file "tests/utmstim.log".no such file or directory

这应该也是搜索路径的问题吧,我想问一下怎样解决这个问题?
还有相对路径和绝对路径是怎样设置的?
我在哪里可以了解到这些东西?



        我已经解决这个问题了,就是在hdl.var文件加上一句+incdir+《includepath》就OK了。
现在主要的问题是用simulator来跑仿真时候,由于我的testbench.v存在着
               parameter UTMSTIM = "utmstim.txt";
               parameter UTMSTIM = "utmstim.log";
               这样的定义文件,所以我在ncsim >run  将会报错:
            open failed on file "tests/utmstim.txt".no such file or directory
            open failed on file "tests/utmstim.log".no such file or directory

这应该也是搜索路径的问题吧,我想问一下怎样解决这个问题?
还有相对路径和绝对路径是怎样设置的?
我在哪里可以了解到这些东西?

UTMSTIM是什么东西?我没用过。



    就是一个接口,你能告诉我怎样设置相对路径和绝对路径?

看起来,工具似乎是到work/tests/目录下去找那2个文件了,你把+incdir+dir设定为tests的上一级目录应该就可以解决这个问题。
举个例子:
假如tests目录在这个位置下: /tool/log/tests
那么应该这么写:+incdir+/tool/log



    不行,它不能用这个+incdir+《dir》了

那就不清楚了。

sagwagw

非常感谢!

小编,你用nc仿真的时候,有没有遇到过这种情况

,时间固定在275,000ps,仿真波形在这个时间就不动了?

谢谢小编 恭喜发财

谢谢小编 恭喜发财

谢谢小编 恭喜发财

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top