微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于SYNPLFY编译的一个报错的疑问

关于SYNPLFY编译的一个报错的疑问

时间:10-02 整理:3721RD 点击:
我在ISE中编译一个项目可以通过,里面使用了一个FIFO的IP核。但是使用SYNPLIFY编译却报了一个错,感觉是库没有识别到。下面是这个是ISE中的逻辑语言代码
RX_FIFO :entity work.rx_tx_fifo
port map (
clk   
=> sata_user_clk,
rst   
=> rx_fifo_reset,
rd_en  
=> rx_fifo_re,
din   
=> rx_fifo_din,
wr_en  
=> rx_fifo_we,
dout   
=> rx_fifo_dout,
almost_empty  
=> rx_fifo_almost_empty,
empty  
=> rx_fifo_empty,
full  
=> rx_fifo_full,
prog_full   
=> rx_fifo_prog_full,
data_count

=> rx_fifo_data_count
);

下面是SYNPLIFY的报错
nstantiated entity user_fifo has not been analyzed.
感觉是无法识别,是不是差了什么库?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top