• · 分享一道面试题，全X公司的·，关于时钟处理的。11-27
• · 华为-海思部门与展讯CPU部门，选哪个offer？求建议。11-27
• · 为什么xilinx FPGA中FF的SR端口是高有效11-27
• · 集成电路设计哪个大学研究生好11-27
• · 为什么同一个片子，工程不论大小，生成的bit大小一样？11-27
• · 菜鸟求助，verilog综合问题，十万火急11-27
• · 求教 Xilinx ISE时序约束问题11-27
• · SynplifyPrimer综合designware里的FIFO出错11-27
• · 为什么我的VCS进不了virsim界面11-27
• · synopsys和linux配合问题（64位系统）11-27
• · 求解FPGA的数字电压表设计11-27
• · 按键消抖实验verilog代码求助11-27
• · ZYNQ的价格11-27
• · 菜鸟求助，请问这个排针该怎么焊，我焊的太烂了，有图。11-27
• · 关于XIlinx中MCU的问题11-27
• · 下面这段verilog代码我看不懂结构。求大神帮助11-27
• · altera DDR3 SDRAM CONTROLLER 仿真11-27
• · 关于verilog的移位运算符11-27
• · 一种高增益带宽cmos全差分运算放大器的电路图11-27
• · 有没有人用过DesignWare库中的FIFO？11-27
• · SRCC和MRCC的问题，为何布局布线时CLK什么情况下要走SRCC和MRCC的pin11-27
• · 卷积可以起到图像锐化的效果吗11-27
• · xilinxFPGA约束文件怎样写？11-27
• · modelsim仿真问题。求指导11-27
• · 请教大神，FPGA没有外部晶振还可以工作吗？11-27