有没有人用过DesignWare库中的FIFO？

不知道是哪里弄错了还是本来就这样，用DC自带的DesignWare库综合出来的FIFO面积特别大，用的个数又比较多，导致面积严重超标，怎么办?有没有人用过DesignWare里自带的库呀?靠不靠谱呢?大家都是怎么实现FIFO的呢?
大侠们帮帮忙吧，不胜感激！

前辈您好，我也在使用DW里的fifo，但是我调用之后用verdi仿真看不到读出数据呢，data_out是红色的，由于是新手，求助啊！

您好，向您请教一个问题：我调用DW_fifo_2c_df，复位后full_s,full_d显示为不定态，我觉得这是我写不进数据的原因，就是不知道为什么会full_s,full_d不能正确输出，您知道是为什么吗?

我也是新手……
我当时只是用了一下DesignWare综合评估了一下面积，没有做具体仿真，所以帮不到你啦，不好意思

great news

请问你的设计有在FPGA验证码?我的设计用了dw的FIFO，但是用synplify综合不过，说是没有license