微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera DDR3 SDRAM CONTROLLER 仿真

altera DDR3 SDRAM CONTROLLER 仿真

时间：10-02 整理：3721RD 点击：

altera DDR3 SDRAM controller IP 生成的仿真文件，在仿真的是否出现写数据的波形是这样的

DQS中间的时候为什么出现了一段未知，而且这个时候DQ还是有输入的?

上一篇：关于verilog的移位运算符
下一篇：下面这段verilog代码我看不懂结构。求大神帮助

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top