微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 分享一道面试题,全X公司的·,关于时钟处理的。

分享一道面试题,全X公司的·,关于时钟处理的。

时间:10-02 整理:3721RD 点击:
如题:一个准确的时钟clk1,一个不准确的时钟clk2,clk1.clk2是相同频率,如何用clk1校准clk2?今年考到的。

clk2上dcm的输入端,同时将clk1接到dcm的反馈端,这样行不?

同楼上,你看一下DCM IP的使用,有个时钟参考输入,可以输入标准时钟。

这不全志么- -小编面试过了么?

把标准的时钟分频,然后用要校准的时钟去计数,然后根据计数值调模拟的OSC电路,比如标准时钟用256分频,则校准的时钟去计分频后的时钟的一个周期也应该为256。


我不是找工作的,只是看到了,然而不会做,想知道答案而已。


就是分别将CLKFB_IN和 CLKIN_IN实例化成标准时钟和待校准时钟,对吗?输出还是CLK0?

前几天做过,不会没答

校准的意思不是每个周期都校准。如果每个周期都校准,为啥不直接用clk1.我的理解应该是在一段时间内,认为时钟的稳定度是不变的,算出2个时钟的频率偏差,然后进行补偿。

Thanks

路过学习了

想了一下,可不可以用两个时钟做dpll,两个时钟相与产生脉冲,再根据这个脉冲来控制clk2,最后将这个时钟输出?求高手指教

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top