微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > @(posedge clk)不是等待clk上升沿到达的意思吗?

@(posedge clk)不是等待clk上升沿到达的意思吗?

时间:10-02 整理:3721RD 点击:

task test_select;
begin
   Query_data={36'b0,56'b1010_001_010_01_00010010_00001011_00100011110_0_0011100101001001};
    m=55;
      @(posedge   clk384)
          Start=1;
      @(posedge   clk384)
          Start=0;end
   endtask


以上代码中start信号不是周期为2t的脉冲吗?怎么仿真出来的Start只有1T为高电平,其余全是低电平?

两个上升沿之间为1其他都是0,没问题啊要想2T, 下面那句@(),写成repeat(2) @ ()

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top