• · quartus无法修改引脚11-27
• · xcu108 xilinx的fpga开发板,如何用sD卡对fpga进行配置11-27
• · modelsim x64版本和debussy联合仿真可以吗11-27
• · AD2S1210 分辨率可变、10位至16位R/D转换器，内置参考振荡器11-27
• · ADV7619是一款高质量 4k HDMI receiver11-27
• · modelsim仿真的结果是"no data"11-27
• · petalinux系统下etc下的文件都是干啥的11-27
• · 乒乓操作11-27
• · Xilinx FPGA 的.bit文件里面ROM的数据修改问题11-27
• · Zynq配置管脚问题11-27
• · Xilinx Vertix-5 FPGA开发板怎么输出1.8V的电压11-27
• · 怎样看电路综合出来的最大时钟频率11-27
• · 为什么调节扇出，可以减少路径延迟？11-27
• · GTX调试问题11-27
• · 请教一下综合中的问题11-27
• · 关于DDR3的连接测试11-27
• · 用2块K7板子的MGT通道收发数据11-27
• · 斑竹及高手请进！“用verilog语言及QuartusII实现IIC/I2C接口”11-27
• · 懂USB2.0 PHY的请进（谢先）！11-27
• · 用VCS进行仿真带Altera DDR3 core的DUV时，不知道要加哪些文件？11-27
• · 关于ALTLVDS_TX和ALTLVDS_RX的问题11-27
• · 请教：Cyclone中使用altlvds receiver 的问题11-27
• · cache11-27
• · modelsim仿真和quartusii仿真结果不一致11-27
• · verilog的testbench中表示某个信号为1后（每个clk判断一次），才执行后面的程序？11-27