微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Zynq配置管脚问题

Zynq配置管脚问题

时间:10-02 整理:3721RD 点击:
本人初学zynq相关设计,发现原理图中的QSPI flash中的四个管脚同时与ZYNQ的Boot Mode模式配置管脚复用了,手册中描述Boot Mode是在上电复位之前被采样一次存在寄存器中,那么之后如果向QSPI烧写或者从QSPI flash中提取配置数据是否都需要将前面的Boot Mode复用管脚都悬空掉呢?第一幅图是ZYNQ bank中的MIO管脚、第二幅图是更改BOOT mode的跳帽




Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top