微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > GTX调试问题

GTX调试问题

时间:10-02 整理:3721RD 点击:
我使用的是AURORA 5.3的IP核,4 lane,V6 315T,X0Y16 DUAL 4个通道,参考时钟为125M差分晶振产生        loopback:001,近端PCS自环没有问题,channel_up信号一直为高,但将loopback改为010,即近端PMA模式,channel_up信号时高时低,经过内部排查,发现lane0 lane2 lane3都没有异常,但lane1时常会复位,进一步排查,发现RXDISPERR信号会高起来,NOTINTABLE有时也会高起来,RXCHARISK有时也会高起来。
          有没有大神遇到相似问题的,求解答,谢谢。

RXDISPERR表示接收端数据有错误,PCS loopback是不会出现这个问题。因为PCS换回是并行数据,只要IP和约束没问题基本上不会出问题。
PMA的问题,你可以检查一下对GTX的模拟端的配置,例如预加重和去加重什么的,试试看。再检查一下CDR的配置。也可以做一个PRBS测一下,不一定要loopback。看看PRBS的误码率什么的,做个参考。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top