modelsim仿真的结果是"no data"
时间：10-02
整理：3721RD
点击：
我觉得是testbench写错了，因为连时钟信号都没有，为什么啊。
`timescale 1ns/10ps
module test_cont_div();
reg clock,x0,x1,x2,x3;
wire out;
initial clock=0;
always #5 clock=~clock;
initial begin
x0=1;
x1=1;
x2=1;
x3=1;
end
cont_div M0 (x0,x1,x2,x3,clock,out);
endmodule
`timescale 1ns/10ps
module test_cont_div();
reg clock,x0,x1,x2,x3;
wire out;
initial clock=0;
always #5 clock=~clock;
initial begin
x0=1;
x1=1;
x2=1;
x3=1;
end
cont_div M0 (x0,x1,x2,x3,clock,out);
endmodule
仿真在0时刻结束了，
在x3=1后面加个#1000；
dump 波形了吗?
2楼正解。
在设置仿真器和仿真文件是，Top level module in test bench必须是test_cont_div，就是你的测试模块的名字。