• · 用GTECH综合出的网表，如何仿真？11-27
• · quartus安装问题请教11-27
• · 经常看到电路规模用“几万门、十万门、百万门”描述，那么这个“门”到底指的是什么？11-27
• · 现在的Vivado Design Suite都支持哪些器件？11-27
• · vivado和ise哪个靠谱？11-27
• · 用vivado 仿真 不能自动生成test bench 文件吗？11-27
• · rtl 组合逻辑时序违约时如何高效插入寄存器11-27
• · verdi有没有windows版本的？11-27
• · 对cpu指令的编码是不是就是机器码？下载到rom里的二进制文件的内容是不是机器码？11-27
• · FPGA综合问题11-27
• · FPGA可以下载，显示也顺利下载了，但是signal tap 不能RUN11-27
• · 在candence里仿真msp430的cpu软核11-27
• · 如何实现3块板卡上面fpga的jtag下载？11-27
• · verilog VHDL 读文件问题11-27
• · 请教FPGA时钟约束问题11-27
• · AD7658 转换正常，但是没有输出11-27
• · altera VQM 文件问题！11-27
• · CONF_DONE为高,但是FPGA不工作11-27
• · FPGA共享资料11-27
• · verilog描述rtl效率讨论11-27
• · leakage 测试11-27
• · 信号非整数倍抽样问题11-27
• · 如何使用xilinx开发板进行学习11-27
• · 请问大家电路的结构图（系统、模块级）一般用什么软件画11-27
• · (sdoyxb)11-27