微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用vivado 仿真 不能自动生成test bench 文件吗?

用vivado 仿真 不能自动生成test bench 文件吗?

时间:10-02 整理:3721RD 点击:
之前一直用ISE的仿真,能够自动生成测试激励.v文件,只要在此文件上稍作修改即可,现在刚开始用vivada仿真,发现创建测试文件时只是一个空的.v文件,全部要自己写。是不是vivada中的仿真文件只能全部由自己写,没有自动生成的功能?还是我操作方式不对?求助各位大侠解答

大家都没有遇到过这个问题吗

谢过小编了


谢我什么

期待..................

目前也是在使用vivado,也遇到这个问题。只能自己写

是的,智能自己写

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top