• · 时钟输入和功能信号输入引脚复用11-27
• · FPGA时钟相位约束11-27
• · 请教data skew的问题11-27
• · XILINX-7板子高温测试会死机11-27
• · vivado软件的友好性11-27
• · EDK中ucf问题11-27
• · GTX问题11-27
• · 求助关于altera Arria 5的ddr3硬核的应用~~11-27
• · 编译Xilinx的secureip库，VCS参数的设置11-27
• · 读取ROM的值还是修改mif文件之前的值11-27
• · dc综合报表面积怎么看11-27
• · 谁有没有arria V的开发板。11-27
• · DE2-70板子，下载代码到FPGA板子失败11-27
• · 请教关于 功能仿真 VCS与NCverilog、MOdelsim不一致的问题。11-27
• · altera的ddr3硬核控制器问题11-27
• · modelsim 仿真 altera IP核（ROM,RAM实例）11-27
• · 求教关于modelsim进行仿真，出现negative delay何解11-27
• · FT 测试 at-speed scan fail11-27
• · 大家怎么实现FPGA控制电流环的11-27
• · 我的第一块FPGA开发板11-27
• · 不同版本的Synplify PRo综合后的结果不同11-27
• · 请教dump 波形，如何无法dump 二维数组的值？11-27
• · 搭建zynq-7000的PS硬件平台--DDR3接口集成与配置11-27
• · 反馈时钟如何在SDC中设置11-27
• · ISE PhysDesignRules AR#210011-27