求教关于modelsim进行仿真，出现negative delay何解

1、设计采用vhdl语言，设计中遇到了lattice的IP单元文件 rom pll等。因此在工程仿真的时候直接编译了lattice machxo2仿真文件夹lattice\diamond\3.2\cae_library\simulation\vhdl

下面的文件

以及MACHXO2文件夹下的所有vhd文件

2、modelsim中形成了新的lattice库MACHXO2之后

仿真整个工程设计。

但是功能仿真过程中报告错误：negative delay

分析文件MACHXO2_MISC.vhd文件中指定了延迟信息：

modelsim manual中指出

      If you specify vsim +notimingchecks, the generic TimingChecksOn is set to FALSE for all VITAL models with the Vital_level0 or Vital_level1 attribute

   为了不检查setup/hold，在modelsim仿真的时候指定了+notimingchecks（为何会带延迟信息?）

仿真依然报告错误。去掉MACHXO2_MISC 则会报告component dp8kc 未定义，请问筒子们，这种情况该如何解决啊。