vivado软件的友好性

时间：10-02 整理：3721RD 点击：

不知道大家最近有没有xilinx的vivado。大家发表一下看法

欢迎大家发表意见

用的2012.4的vivado 软件占用内存过大；综合器与XST相比改动过大；ILA的改动还不完善

去掉了smartxplorer，不能并行仿真了

用了2个月，郁闷2个月。界面响应太坑爹了。还好，用tcl 进行设计还是很好的。 vivado的使用已经抛弃了GUI界面，使用起来还是很不错的。

在vivado中移植了之前的一个项目，感觉IP生成比ISE要快，综合，布线比ISE要快，但是太占内存了。

最近两个项目都是用vivado，感触颇多呀。
界面不是很友好，有时会报出莫名其妙的ERROR，log里什么也没有，右上角的状态写个Place Error，你都不知道哪里有问题，再run一次就没事了。
chipscope的改动不是很好，把chipscope的约束以及建立debug core也做到xdc里了，最让人无语的是删除debug core中的一个signa的语句也会存到xdc里，有时候chipscope虽然成功建立了，但debug时就是无法工作。
虽说我的design大了些吧，V7的2000T用了50%，但吃一个网表得10分钟，建立个debug core也得10分钟，也太慢了。
当然也有一些优点，不过缺点还真是不少。

谁知道vivado中能不能实现从前的ISE的FPGA Editor中布线后修改chipscope信号的功能?

上一篇：EDK中ucf问题
下一篇：XILINX-7板子高温测试会死机

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类