请教data skew的问题

在STA时，当data从外部的design经由input port到自己design
怎么去评估data skew对电路的影响，并且如何去解决

除了加buffer让data到每个filp-flop的时间差不多，还可以怎么去处理