• · vhdl数据类型里的记录类型，也就是record type答疑，谢谢大神11-27
• · ASIC的书籍11-27
• · 调试IP核的时候遇到一个问题11-27
• · DC严重error求助，麻烦大家都帮忙看一下11-27
• · Xilinx ISE11-27
• · formality 求助11-27
• · 一直有个疑问，需不需要学习Soc FPGA开发11-27
• · 如何利用Device DNA实现FPGA设计加密11-27
• · 无法打开upgrade_log文件11-27
• · 关于SEM IP核的使用11-27
• · pcie卡用windriver读0xFFFFFFFF11-27
• · 如何用VHDL实现矩阵的乘法运算11-27
• · 当写和读资料宽度不一样时，异步fifo深度如何去评估11-27
• · EDK添加用户IP，关于INOUT端口的问题11-27
• · 用Xilinx 的 MIG 生成 Micron 的TwinDie系列DDR3的核11-27
• · 求助：FPGA在加载时的管脚状态11-27
• · MATLAB所有数据一个个对发现都是一样的然后重新做就好了为什么啊？求大神指点11-27
• · 异步时钟域的TIG约束问题11-27
• · SPI验证两个指令，但CAhipscope只能抓取到执行最后一个指令的信号波形11-27
• · cpld烧写程序失败11-27
• · PT分析output的clock network delay为什么是零？11-27
• · verilog宏功能模块在modelsim仿真错误11-27
• · 关于verilog综合后逻辑优化的问题11-27
• · FPGA网站大全11-27
• · 有在用xilinx的zc706开发板的同学吗？有问题想交流下11-27