formality 求助

我在进行综合后RTL与网表形式验证，当读入了RTL代码和db后，set top竟然出错（网表还没读入呢）
Error: RTL interpretation messages were produced during link.
        Verification results may disagree with a logic simulator. (FM-089)
Error: Failed to set top design to 'r:/WORK/can_top' (FM-156)
0
这是怎么回事呢，请高手指教一下，不甚感激！

可能是代码有问题。
从formality的文档里抄出来的：
FM-089 (error) RTL interpretation messages were produced during %s. Verification results may disagree with a logic simulator.          
DESCRIPTION          
Your simulation and verification results differ. These differences occur when a logic simulator and Formality do not interpret your HDL source code in exactly the same way.          
WHAT NEXT          
Modify your HDL source code according to the Synopsys HDL source development standards or use the "hdlin_warn_on_mismatch_message" variable to treat the message as a warning instead of an error.          
应该可以用>man FM-089看到的。
家里没有软件，没试。

谢谢，

Verification results may disagree with a logic simulator. (FM

虚心学习

学习了

看是不是库没有读对

永远都学习不完，这个东东

那确实是 啊

把错误代码(FM-089)设为warning级别的，再试试！

同意楼上的

    设置成warning级别是用hdlin_warn_on_mismatch_message这条命令吗?这条命令能设置的参数不包括FM-089。设置要报错的。

hdlin_warn_on_mismatch_message 参数不包括FM-089的，楼上需要把warning的参数贴过来的

hdlin_warn_on_mismatch_message 后面怎么让它跟一个list呢，eg：把FMR_ELAB-147和FMR_ELAB-146进行设置，怎么写?
set hdlin_warn_on_mismatch_message "FMR_ELAB-147 FMR_ELAB-146"
但貌似不起作用。

库对不对，网表和RTL是不是同一个版本

   请问如何设成warning呢?hdlin_warn_on_mismatch_message这句话后面应该加什么名字能将FM-089设成warning呢

   问题解决了吗?同问