调试IP核的时候遇到一个问题

时间：10-02 整理：3721RD 点击：

先是在XPS中创建出来IP核，然后用ISE工具打开IP核，编辑好之后，XST Synthesis。发现消耗的资源也就1500个LUT。
然后我重新打开工程文件，在XPS中执行Generate netlist操作，发现IP核消耗的资源达到了25000多了LUT。我的zedboard板子也就53200个LUT。
问题是两次分析后占用的资源严重不一致。这是什么原因造成的，分析工具应该是一样的啊?

上一篇：DC严重error求助，麻烦大家都帮忙看一下
下一篇：ASIC的书籍

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器