用Xilinx 的 MIG 生成 Micron 的TwinDie系列DDR3的核

有人用过TwinDie系列,如何分配控制线和地址线?另外，两片16Bit的DDR3可以合成一组16Bit的DDR3，把CS管脚作为地址最高位选择那一片DDR3，共用一组16位数据线，有人试过吗?如何生成IP核?

合并起来比较麻烦，两组16bit分别要做Calibration。分别生成两个颗粒控制器应该比较容易。

谢谢，两片16位合并的话，CS，CKE，ODT，DQS等信号管脚如何处理?另外，这样做是不是会降低运行的频率?

IC设计制造FPGA论坛FPGA资料模拟IC设计

,如何分配控制线和地址线

rthsrhjsrtj