求教关于门级提参后仿问题

时间：10-02 整理：3721RD 点击：

本人用calibre pex提取gate level寄生参数（电路为sram），生成的寄生参数文件为spef，现在用hsim跑后仿，将spef文件反标到电路网表上，具体如下：在hsim跑仿真的.sp文件里表头加上电路网表文件’inc 路径/网表.cdl’，表尾用param hsimspef=路径/寄生参数.spef将寄生参数反标到电路网表上，然后跑后仿，发现前仿和后仿结果一样，猜测寄生参数文件没有反标上，但是不知道自己错在哪一步，求好心人指教，跪谢！

上一篇：xilinx PCIe 启动DMA传输死机问题
下一篇：PTPX进行功耗分析，为什么switching power比internal power小那么多

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器