PTPX进行功耗分析，为什么switching power比internal power小那么多

我在用PTPX对一个项目进行功耗分析，已经读进了.v SDC和SAIF文件，但不知道为什么分析结果开关功耗总是特别小，而内部功耗和泄漏功耗则占据大部分。分析了好长时间都没能找到原因，还请大神们指教一下！

請先用 waveform viewer 看看你的電路 clock 有没有在 toggle, 是在 full function 下, 還是在 idle 狀態.

这个没用过，能直接report吗?

对了，报告中clock_network组中Spower为0是不是意味着clock没有toggle呢?

这个internal power是什么意思?如果电路内部存在三态结点，产生的电流是不是算在这里?

Internal power 属于动态功耗，包括电压跳变时MOS管短路引起的功耗（又叫短路电流功耗）和MOS管内部电容充放电产生的功耗。

你的 SAIF 是 forward 的還是 backward 的?
你有 run simulation 嗎? SAIF 是 run gate level function simulation 後產生的嗎?

SAIF文件是RUN gate_level后产生的，toggle了整个仿真过程，我也看了一下saif 文件中的几个port，和VCS波形仿真一致的

那switch power指的是什么?不是MOS管内部电容充放电产生的功耗?
三态结点产生的电流算什么功耗?

Spower是对负载电容充放电产生的。三态节点的产生应在是在MOS管关断时，应属于泄漏功耗吧。

比如电压是1.5V，那么一些电路中没有用到的路径的三态结点可能初始上电停在0.4V，0.75V，这对后面的门电路会造成漏电，并且这种三态会一直传播下去，你看看电路中有么有三态结点。

这个该怎么看，还请指教一下?

记得以前用hsim仿真，交互模式下，可以打印大于某值的电流，然后根据电流锁定结点，打印该节点的电压。
其他工具不清楚了。你再问问高手。

这是一个很好的材料

假设你其他设置都正确的情况下。
我推断你做的是一个memory（比如以SRAM为例）电路的仿真。
SRAM中，逻辑电路很少只有些行列译码、MUX、预充逻辑、还有灵敏放大器；绝大部分都是SRAM cell。
在SRAM阵列中，一次读写操作只有一行一列被选中，所以switching power很小。而没有被选中的大量cell都处于保持状态，即2个access gate关闭，数据保持在两个反相器中。即体现为Static power。
SRAM中耗电最大的是bitline的充放电功耗，在SRAM cell版图设计中，位线包含在cell中，所以位线功耗被分散体现在每个cell的电容充放电中，即Internal中的一部分。所以它最大。

学习下