微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify+ise 如何综合出保留原有module层次结构的网表

synplify+ise 如何综合出保留原有module层次结构的网表

时间:10-02 整理:3721RD 点击:
各位大牛,请教个问题
本人在使用synplify综合edif文件 + ise布局布线的流程,因为现在需要后仿,但发现用ise产生的simulation model都已没有层次结构,追查原始edif也是被打散的,请问,如何用synplify综合出能保留原有module层次结构的edif文件?
非常感谢!

有keep hierarchy的选项

用XST流程的,我知道有keep hierarchy可以选择,很有效;
但我用synplify综合,ISE布局布线流程,也尝试了在synplify的sdc文件中加入:
define_global_attribute { xc_use_keep_hierarchy} { 1 }
define_global_attribute { syn_netlist_hierarchy} { 1 }
define_attribute {module xx}  { xc_use_keep_hierarchy} { 1 }
都不管用,还望高人指点

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top