微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于regmodel的mirror功能的使用

关于regmodel的mirror功能的使用

时间:10-02 整理:3721RD 点击:
关于regmodel,想使用其mirror的自动check功能,在check_phase用了,但是报错了,大致意思是不能有delay,可是我选的是backdoor的方式,不造是不是我用的方式不对。
不知道应该怎么用合适,请大神赐教,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top