微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 帮忙看一下这两个warning有没有影响

帮忙看一下这两个warning有没有影响

时间:10-02 整理:3721RD 点击:

WARNING:Cpld:310 - Cannot apply TIMESPEC TS1000 = PERIOD:PERIOD_sysq<12>.Q:0.000 nS because of one of the following: (a) a signal name was not found; (b) a signal was removed or renamed due to optimization; (c) there is no path between the FROM node and TO node in the TIMESPEC.
WARNING:Cpld:310 - Cannot apply TIMESPEC TS1018 = PERIOD:PERIOD_iow:0.000 nS because of one of the following: (a) a signal name was not found; (b) a signal was removed or renamed due to optimization; (c) there is no path between the FROM node and TO node in the TIMESPEC.
这是用ISE 11.1  Fit之后出现的警告,不知道是不是说我的布局有问题,或者说没有影响?

约束文件和设计文件的更改没有同步

2# raksasa

你好,请问能说的具体一些吗?谢谢。

2# raksasa
约束文件是指.ucf文件吧,那设计文件是指.v文件吗?

是不是去掉了一个信号,要看这个信号时wire还是reg然后重不重要吧

正在学习,顶一下

5# nancy502
你是说fit之后自动去掉了一个信号吗?
还是不明白。
一般情况下,warning是没有什么影响的。

这两个warning没有影响,应该是ISE在优化的时候将没有用的信号去掉了,只要符合你的设计目标就可以了

8# liyafeng007
哦,没有影响就好。到时候用到板卡上试试就知道了,是吧。
先谢了。

真没看明白.

....................................

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top