微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 使用Debussy的疑难问题

使用Debussy的疑难问题

时间:10-02 整理:3721RD 点击:



如图,testbench用的是Verilog,rtl用vhdl、Verilog、system Verilog,然后将生成的fsdb文件导入Debussy出现如图所示的警告,看不了波形



有没有大神有解决思路的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top