微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助verdi

求助verdi

时间:10-02 整理:3721RD 点击:
有没有谁会使用verdir的,请教一下我写的Verilog在verdi里边查看波形提示unrecognized signal:...........想问一下这是为什么,需要怎样才能查看我想要看的信号?

請問樓主,你的RTL code 有 check 語法過嗎?

小编,你好,你的verdi是windows的还是linux 下面的?是否可以分享一下安装包呢? 一起沟通学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top