如何让Quartus II综合模块时不插IO buffer？

Synplify图形界面有个选项叫做disable I/O insertion, Vivado也可以通过一个附加的选项来实现，Quartus有类似功能吗?
或者提示一下如何把模块封装成IP也行。谢谢！