求助：在dc中什么命令能让他只对电路网表综合而不进行优化，谢谢了

上面说错了，不是不优化，而是不把两个门合并，举个例子就是:a or b=c ,且d=~c,综合后，dc就会把它变成一个nor门，删掉了c，我现在的意思是，怎样能让dc综合和后还是一个或门和一个非门，不要删除c这个节点。谢谢了

同问这个问题

只用过门例化+dont_touch的方法。不知道还有没有其它的方法。

add dont_touch is ok

man 下compile就可以知道，完全禁止优化是不可能的，只能对某些指标禁止优化