zynq HP端口问题~

时间：10-02 整理：3721RD 点击：

最近在做一个小的设计，在zynq上做一个小的处理单元，处理arm核写到ddr里面的数据，然后把处理以后的数据写回ddr。但是，现在问题是在裸机（sdk）调试时，软件（arm）读写ddr可以，硬件（pl）读写ddr也可以，硬件写ddr软件可以读，但是软件写到ddr的东西，硬件读不出来（硬件读出了是以前硬件写的东西）。现在实在是找不到原因了。

您好，请问PL写到DDR的数据是通过PS的HP端口与DMA，还是其它的?万分感谢

上一篇：FPGA+外部PHY+SFP光口速度慢问题
下一篇：请教一个关于三目运算的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器