关于FPGA中资源占用的问题，

时间：10-02 整理：3721RD 点击：

我用的是xilinx spartan 6-LX45的FPGA，在利用乘法器IP核的时候，由于里面的DSP48A1S不够用了，所以我用LUTS代替了，16*8的乘法器，用DSP48A1S的话1个就够了，而选择用LUTS的话,我看着IP核配置时左上角显示需要128个LUT6S，我把22个乘法器由使用DSP48A1S改为使用LUTS的话，registers增加了528个，LUTS增加了2662个，LUT-FF pairs增加了503个，请问上面的LUT6S是由什么资源组成的呢，它与registers和LUTS和LUT-FF pairs之间有什么关系，非常感谢

你可以看资源吧，一个slice是一个6输入的ram，个人认为LUT6S是slice，不对的话请纠正

上一篇：初学Verilog，请教一段程序问题
下一篇：FPGA结构之谜——FPGA如何实现自身单元故障自检？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类