请教综合时遇到的Warning分析

时间：10-02 整理：3721RD 点击：

Warning Dont_touch on net 'rstn' may be overridden by compile because it is connected to generic logic. Use all_connected to see net connections.(OPT_461)在脚本中对rstn设置了dont_touch的属性。请问一下这个warning要不要管?为什么会出现?

上一篇：请教综合过程遇到的问题
下一篇：请教一下仿真中有多个timescale时VCS到底是怎么处理的

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类