关于XP1052 PCIE主模式DMA（BMD）
时间：10-02
整理：3721RD
点击：
我发这贴纯是为了泄愤拉仇恨。之前看了论坛上一帮人忽悠这个例子有多难，多难改。但是我就一周弄懂PIO，一周理解PIO的tb，然后今天看XP1052。
我的问题是，到底难到哪?几K行的代码是难点?verilog的代码风格本来就不精简，去掉端口定义这几K行的代码到底难道哪?
我觉得，诸位夸大PCIE例程的难度无非是以下几点原因：
（1）Verilog 仿真不过关，不用说验证，就是仿真，verilog语法本身就没掌握好（暂不提SV）。只要把PIO的仿真TASK搞懂，后面的问题都好解决。
（2）Xilinx写这例程的人能力确实很强，但是看他代码有一股糊弄的气息，通篇一段式状态机，所以容易把人看晕。
但是人家注释写的很完整啊，代码看不懂不会看注释啊。
（3）综上，仿真和代码结合看，没必要全看，很快就理清思路。
（4) 因为X家的那位工程师秉承着糊弄老板的心态着急忙慌写出这么个例程，我认为根本就不是跟人该的，虽然文档上说可以用他例程做为一个start point，但是我做的时候，绝对不会完全再那个基础上改，有些地方我看不惯。
最后，恳请诸位千万别再散播恐慌情绪了。我仅代表众多受害者之一，你们这样搞会吓到后来人的，搞点破技术（虽然不挣钱），没必要像是炒股票炒楼市那么惊慌，OK?
我的问题是，到底难到哪?几K行的代码是难点?verilog的代码风格本来就不精简，去掉端口定义这几K行的代码到底难道哪?
我觉得，诸位夸大PCIE例程的难度无非是以下几点原因：
（1）Verilog 仿真不过关，不用说验证，就是仿真，verilog语法本身就没掌握好（暂不提SV）。只要把PIO的仿真TASK搞懂，后面的问题都好解决。
（2）Xilinx写这例程的人能力确实很强，但是看他代码有一股糊弄的气息，通篇一段式状态机，所以容易把人看晕。
但是人家注释写的很完整啊，代码看不懂不会看注释啊。
（3）综上，仿真和代码结合看，没必要全看，很快就理清思路。
（4) 因为X家的那位工程师秉承着糊弄老板的心态着急忙慌写出这么个例程，我认为根本就不是跟人该的，虽然文档上说可以用他例程做为一个start point，但是我做的时候，绝对不会完全再那个基础上改，有些地方我看不惯。
最后，恳请诸位千万别再散播恐慌情绪了。我仅代表众多受害者之一，你们这样搞会吓到后来人的，搞点破技术（虽然不挣钱），没必要像是炒股票炒楼市那么惊慌，OK?
鄙视你