DC综合遇到这个问题

用了一个dw库里的 IP，然而在compile时候的map时候报错了，compile之前没有问题。
Error: DC failed to elaborate netlist for 'DW_fifo_s1_sf', implementation 'rtl'. (SYNH-52)
Error processing 'datapath'.
datapath是顶层的一个module
先谢过了。

RTL里调用了Design Ware库?

是的啊！之前用的SRAM 没有问题这里面用的是FIFO就有问题了。
最诡异的地方是报错的地方是mapping，之前都没有一点错误。

确认代码列表是是不是例化了dw_ware的仿真模型，dw是自动调用的，不需要在文件列表里加dw文件
确认dw庫是否已经正确的设置了，要保证你需要用到的dw在库里

之前综合的SRAM是可以的，但是FIFO就不行了。
设置应该没有问题。
还是谢谢啦！

看log的意思应该是没有找到DW的位置
不过不建议在RTL中使用这种跟工具相关的例化，要是换C或M加的就没法用了

谢谢，新的DC可以自己找到DW位置不需要设置，之前我试验过。
不过还是谢谢