微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于电平转换芯片输入输出引脚悬空的问题

关于电平转换芯片输入输出引脚悬空的问题

时间:10-02 整理:3721RD 点击:
最近在调试一块CPLD板子,电路中有一个部分用的是sn74lvc4245电平转换芯片,就是把3.3v转成5v,或者5v转成3.3v,但是它有几个输入引脚没有用就悬空了,输出也是,在网上查过资料,都说芯片输入脚不能悬空,但是这块板子可以用,不过这个芯片经常出问题,我也不知道是不是因为输入悬空的原因,想请问哪位大神用过这款芯片,告诉我可不可以悬空了?

不可以悬空,看芯片手册,标题就是EPIC(Enhanced-performance implanted CMOS)
COMS由于输入阻抗高,引脚悬空时,引脚电平不确定,会造成误动作。所以必须使用上拉或下拉电阻,来确定电平

如果是用户引脚却又不使用,最好还是根据datasheet上拉或者下拉,不然有时候电荷累积会让电平飘忽不定,芯片有可能工作不稳定



   上拉还是下拉随便吗?那输出悬空可以吗?


上拉还是下拉要看芯片资料的推荐,悬空的话容易出问题,这种管脚的硬件连接还是要按照芯片手册上做,毕竟厂家提出这个要求,是在他们批产之前做过大量的实验验证

我暂时是让它悬空的,暂时运行没什么问题!多谢各位的意见!

从可靠型来说,要处理好未用引脚。包括模拟IC一样要处理。



   好复杂啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top