关于Xilinx的SERDES同步的问题，请教各位。

时间：10-02 整理：3721RD 点击：

现在手头有个项目，需要用FPGA接收来自摄像头传感器OV4689的遵循MIPI协议的数据。
（PS,找遍了omnivision的经销商，都没有技术支持，无语了。）
因为速度很快，准备利用Xilinx的SERDES先完成数据的串并转换，再进行其他处理。但是MIPI协议在发送每一包的数据时，只有一个同步码0001_1101.
但是SERDES的IP核的bitslip功能，需要training pattern（也就是需要N组相同的同步码）才能够做到对数据同步，而这里每一包数据只有一个同步码。
而传感器的MIPI协议这里貌似既没有其他独立的同步信号，又没有专门的训练模式用于同步。
所以请教各位大虾，有什么办法能够做到同步呢?

上一篇：Stratix V 收发器使用
下一篇：菜鸟请问：关于时钟sdc约束的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类