• · 求余怎么电路实现11-27
• · 做MCU数字设计有没有前途？11-27
• · FPGA IP核参数疑问11-27
• · FPGA上板测试，不知如何下手11-27
• · 如何用TimeQuest 分析LE之间的延时？11-27
• · FPGA如何自检引脚是否短路？11-27
• · 上电低电平复位电路negedge reset？11-27
• · 请教--如何提高primetime覆盖率11-27
• · RapidIO的phy_link_reset问题11-27
• · FPGA跨时钟相位对齐问题11-27
• · 大神在哪里？nand R/B 信号开始正常，然后异常，然后一直为高11-27
• · SDK 调试时遇到问题 No Source available for _start()11-27
• · 带薪实习机会：北京某研究所急招FPGA验证工程师11-27
• · 大家modelsim编译时遇到过这种问题吗？11-27
• · debussy不能载入verilog代码11-27
• · 紧急贴！vhdl转成原理图的时候就会报错“,不支持这个端口输入的类型”，11-27
• · verd2011.01（LINUX）的波形颜色为何不能改变呢？11-27
• · 关于ise fft ip核的使用11-27
• · TDC设计11-27
• · 目前在写SD卡的控制器，需要SD卡的verilog仿真模型11-27
• · 求助：如何产生一个Verilog Test bench11-27
• · 关于VIO的一个ERROR11-27
• · 如何根据伪代码画出正确的datapath和状态图？11-27
• · Xilinx ISE软件顶层原理图设计的技巧11-27
• · 转行做数字IC，谢谢推荐几本书哇11-27