• · xilinx ise的simple dual port ram问题求解11-27
• · 想实现输入8位二进制数，若有4位1则灯亮。11-27
• · 哪位亲有IIR IP核，做毕业设计，急需，谢谢了11-27
• · 请教Level-shift的设计11-27
• · .lib文件如何转化为.db文件11-27
• · 两个时钟如何同步统一起来？11-27
• · 后仿过程中sdf文件反标不成功11-27
• · 两块K7160T 光纤通信的问题11-27
• · 如何将一个32位长的数组按照8位一个数组长度逐次写入FIFO，11-27
• · synopsys破解求助，有偿服务11-27
• · 在Verilog中有关模块的例化问题。11-27
• · SATA控制器讨论帖子11-27
• · 异步fifo操作问题（xilinx fifo IP core）11-27
• · 问：滤波器的本质，是如何滤波的？11-27
• · MIG小白求助11-27
• · ISE时序约束问题11-27
• · 大家有没有遇到ibert测试GTP自定义的情况下，速率不一致的问题11-27
• · Please upload IC Compiler 2 HDP labguide (10$) ？11-27
• · DC提示内存不足怎么办？11-27
• · xilinx V7 485T开发板上调试DDR3遇到的问题，求各位高手帮忙，谢谢11-27
• · 三种ram之间的比较优缺点11-27
• · 求助大神：IIC 模块例化50个出来，有几个例化逻辑执行错误11-27
• · 关于DDR3的读写操作，看看我的流程对吗？11-27
• · 如何利用Verilog hdl语言实现将一个32位长的数组按照8位逐次写入FIFO11-27
• · 重发帖：警告：input pin(s) that do not drive logic 和No clocks defined in design11-27