• · 新人 求助！装quarturs13.0遇到这个怎么弄啊。11-27
• · 新人求助！关于职位选择11-27
• · 问个RTL View看到的问题11-27
• · gpio 模式11-27
• · 使用$readmemh命令编写Verilog测试模块循环读取时遇到问题，请大神帮助11-27
• · 基于FPGA的乘法器的设计11-27
• · cyclone iv 中 altlvds_rx IP核的deserialization参数求助11-27
• · 40位曼彻斯特解码vhdl求答疑11-27
• · Libero编译环境生成SmartDesign时报错11-27
• · 请问为什么Reset、Clock控制器里的电路常用门级cell搭，而不用RTL写11-27
• · 使用ICC对Full case的default的检查问题11-27
• · 只会verilog能不能读懂VHDL的代码11-27
• · 三态门 上电复位的时候有要求必须是输入还是输出吗11-27
• · 求助SDHC卡控制器11-27
• · 求助，$signed在实际电路中要怎么改才可以在板子上跑？11-27
• · vivado NC11-27
• · vcs编译vivado库问题11-27
• · 终于搞定了68013，把经验和大家分享一下11-27
• · Xilinx bufgmux的时钟该如何约束？11-27
• · sigma-delta ADC中数字抽取滤波器的设计指标问题11-27
• · 请教一下使用fpga进行网络通信的问题11-27
• · 请教PTPX的使用问题11-27
• · 关于数字滤波器中求和逻辑采用阻塞赋值还是非阻塞赋值的问题11-27
• · 用hspice或者spectre仿SRAM静态噪声容限11-27
• · modelsim后仿真的延时问题，跪求指点11-27