• · Synplify error11-27
• · 请教vivado设计的bd工程，怎么换硬件平台11-27
• · 帮忙看一下quartus的两条warning，关于PLL和时钟的，11-27
• · 有没有将图片与像素值互相转换的工具11-27
• · 一个module中 上升沿和下降沿，一直混用11-27
• · generate for 语句是否能综合11-27
• · 输入输出接口位宽可变如何实现~~~欢迎指导讨论11-27
• · 谁有特权同学深入浅出玩转FPGA视频配套的pdf课件11-27
• · 关于ise为平台的fpga的问题11-27
• · 寄存器的建立时间与保持时间11-27
• · quartus工程源文件加密11-27
• · QUARTUS 的一条warning消除不了11-27
• · assign d=a&b&c;a和b都是高电平,当c由1变为0时,d可能有毛刺吗11-27
• · 请问是否有 SATA II ip core？11-27
• · fpga控制sata 接口硬盘进行数据存取 Gbps11-27
• · modelsim 仿真 出现这个问题 怎么弄？谢谢。11-27
• · Verilog语言的编写11-27
• · 基于FPGA的数字计算11-27
• · 请教各位，我用synplify做综合，想加入自己的库文件，应该如何操作？11-27
• · 帮我看看红线是否可能因为这种代码11-27
• · 求内存高手解释下LPDDR4和DDR4的差别11-27
• · 寻找SSD适用LDPC纠错编解码IP11-27
• · 高手请进 ~ 如何报告出某一条逻辑路径上是否被插入了buffer？ 工具不限11-27
• · 进行带upf的dc综合时报UPF-541错误11-27
• · 版主不要删帖：求购带FMC接口的FPGA开发板11-27