• · Dc综合各种warning截图，求助11-27
• · 用FPGA实现MPC8548 localbus到DSP的转换11-27
• · 大容量存储SSD控制器11-27
• · linux 下安装modelsim license error问题11-27
• · 时钟信号11-27
• · quartus 15.1 工程里面不能调用modelsim se 10.4c 的问题？11-27
• · 江湖救急啊，一百多个warning11-27
• · ncverilog nclinedebug的使用11-27
• · 对DDR3读写不稳定，KC705开发板11-27
• · DC脚本有大神懂吗？11-27
• · verilog语言中对一个8位的信号进行取非有什么意义11-27
• · 如何生成多个Avalon Slave接口的RAM块11-27
• · ISE综合后产生的.projectmgr文件是啥11-27
• · 为什么导出的SDF(min:typ:max)都是同一个值？11-27
• · 调用vivado ILA 核 如何 查看 更长时间的仿真（默认只有1024个采样）11-27
• · 大家有没有用FPGA做OV7670图像采集11-27
• · 基于摄像头+SDRAM+FPGA+VGA显示11-27
• · 请教SystemVerilog中Interface的modport结合generate的用法11-27
• · FPGA作为pcie的主桥控制器11-27
• · 请教下，IBUFDS 和 IBUFDS_GTE2有什么区别吗？11-27
• · 关于uart和spi大家有什么学习资料吗？11-27
• · cadence导出cdl文件，如何设置能显示cell的尺寸11-27
• · 如何保护自己的hdl源码？11-27
• · ov7670摄像头初始化程序看不懂，求大神相助11-27
• · 想做个FPGA+摄像头+VGA显示/tft触摸屏显示的系统 话说很难吗，自己做大概能多长时间11-27