微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么导出的SDF(min:typ:max)都是同一个值?

为什么导出的SDF(min:typ:max)都是同一个值?

时间:10-02 整理:3721RD 点击:
大家好!
PR在导入数据已经把min/typ/max的lib填进去了,但为啥PR之后导出的SDF的几个延时都一样呢?
文件头如下:
(DELAYFILE
  (SDFVERSION  "OVI 3.0")
  (DESIGN      "mcu")
  (DATE        "Tue Oct 22 00:00:26 2013")
  (VENDOR      "Silicon Perspective, A Cadence Company")
  (PROGRAM     "First Encounter Delay Calculator")
  (VERSION     "V1.0")
  (divIDER      /)
  (VOLTAGE      1.62:1.62:1.62)   //我的理解是这里类似这样(1.98:1.80:1.62)
  (PROCESS     "1:1:1")               //这里应该也不一样
  (TEMPERATURE  125:125:125)  //这里应该是类似(0:25:125)
而延时像下面:
(INTERCONNECT a[0] U653/A (0.0017:0.0017:0.0017) (0.0017:0.0017:0.0017))

同问,我也出现了相同的问题

后仿 是不是在库文件里面也要注明端到端延时啊?

我以前遇到过PT出来的延时时间一样的情况,是因为约束文件里面的operation那些定义的不对。
希望对你有帮助。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top