• · edk外设问题（ddr2)11-27
• · 约束与时序分析问题汇总11-27
• · 所有进入ZYNQ7的信号都必须通过IBUG吗？11-27
• · 请教分析DC时产生的时序报告11-27
• · mig ddr问题11-27
• · synopsys安装过程中遇到问题，求助！11-27
• · FPGA Verilog 矩阵相乘求助11-27
• · XILINX出现的可恶的internal error，困扰我一周了，总是解决不了11-27
• · 我的XST选项，为什么很多都是锁死的，不能选择呀11-27
• · quarters13.0应该使用哪个版本的modelsim11-27
• · DC如何导出edif文件？11-27
• · 友晶DE5-net开发板1万5甩卖11-27
• · 让人蛋疼的Xilinx->ISE->XST综合器，看到这个结果哥Hold住了！11-27
• · DC安装更改系统变量出错，求助啊，大神在哪啊！11-27
• · 安装DC2008验证license出了问题11-27
• · synopsys installer无法安装的问题11-27
• · DDR PHY DQS信号检测11-27
• · 求助：怎么用VHDL 写一个 通过串口改变分频值的程序11-27
• · system verilog 采用modelsim编译类问题11-27
• · GPU Silicon Bringup Lead11-27
• · 源代码仿真和dc综合后仿真的差异11-27
• · 2006.8.31 CoWare 系统级设计主题研讨会11-27
• · 关于Quartus综合下载时的一些问题11-27
• · 数据传递11-27
• · 用FPGA读取SATA硬盘信息11-27